CMOS 無穩態多諧振盪器的原理與振盪頻率推導
Working Principle and Frequency Derivation of a CMOS Astable Multivibrator 如圖一所示，為 CMOS 反閘的無穩態多諧振盪器。其中的 CMOS 反閘 (NOT GATE)，常可用 CMOS 反或閘 (NOR GATE) 代用，如圖二所示。 圖一 CMOS 反閘無穩態多諧振盪器 圖二 CMOS 反或閘無穩態多諧振盪器 電路原理 假設 $V_{SS} = 0 V$，如圖三所示，當電源打開瞬間，CMOS 反相器 1 的輸入為邏輯 "0" $($電位 $\simeq V_{SS} = 0 V$ $)$，其輸出則為邏輯 "1" $($電位 $\simeq V_{DD}$$)$，CMOS 反相器 2 的輸出就會是邏輯 "0"。此時，電容 C 開始充電。 圖三 CMOS 反閘無穩態多諧振盪器-電容充電 充電過程中，電容 C 負極的電位維持為 $0V$ 而其正極的電位會因充電而上升，一旦其值充至大於 CMOS 邏輯閘的 臨限觸發電壓 $V_t$ $(\simeq \frac{V_{DD}}{2})$ 瞬間，電容 C 兩極的電位差 $V_C = V_t$ ，CMOS 反相器 1 輸出轉態為邏輯 "0"，且 CMOS 反相器 2 輸出轉態為邏輯 "1" $($電位 $\simeq V_{DD}$$)$。在此瞬間電容 C 正極的電位本來應該變成 $V_t+V_{DD}$，負極則為 $V_{DD}$ $($ 電容器正負極的電位差 $V_C$ 值在該瞬間一樣維持為 $ V_t$$)$。但是由於 CMOS 邏輯閘輸入端有二極體組成的 靜電保護電路 ，如圖五所示，該保護電路會將此時電容 C 的正極的電位限制在約 $V_{DD}$，且電容會開始放電，如圖四所示。 圖四 CMOS 反閘無穩態多諧振盪器-電容放電 圖五 CMOS 邏輯閘的二極體輸入保護電路，會將輸入電壓限制在 $V_{SS} - 0.7 V$ 至 $V_{DD}+0.7V$ 之間 ...