可上下數的三位元同步計數器設計
Synchronous 3-bit Up/Down Counter Design 二進位的同步計數器的設計步驟為： 一、列出計數順序的 狀態圖 (State Diagram) 二、決定正反器的種類與數目 三、列出同步計數器的 狀態激勵表 (State Excitation Table) 四、以 卡諾圖 (K-map) 化簡狀態激勵表後，找出個正反器輸入的邏輯表示式 五、畫出邏輯電路。 接下來，我們將依照上面的步驟，說明如何設計可上下數的三位元同步計數器。 狀態圖 狀態圖用是來說明同步計數器的計數輸出的變化，如圖一所示為 可控制上下數的三位元同步計數器的狀態圖，其中當控制信號 $c=0$ 時， 三位元同步計數器執行上數，其輸出端 $Q_2Q_1Q_0$ 的計數順序為 000 $\rightarrow$ 001 $\rightarrow$ 010 $\rightarrow$ 011 $\rightarrow$ 100 $\rightarrow$ 101 $\rightarrow$ 110 $\rightarrow$ 111 $\rightarrow$ 000；而 $c=1$ 時，則執行下數，其輸出端的計數順序為 000 $\rightarrow$ 111 $\rightarrow$ 110 $\rightarrow$ 101 $\rightarrow$ 100 $\rightarrow$ 011 $\rightarrow$ 010 $\rightarrow$ 001 $\rightarrow$ 000。 圖一 可控制上下數的三位元同步計數器狀態圖 正反器的種類與數目 正反器的種類，在此選擇的是 $JK$ 正反器。$n$ 個正反器，可以設計出 $2^n$ 模上數或下數的同步計數器。而有 8 個計數狀態 ( 8 模 ) 的三位元同步計數器，因為 $2^3=8$，需要的正反器數目為 3 個，其計數範圍則為 $0$ 至 $2^3-1$。 狀態激勵表 要列出可上下數三位元同步計數器的狀態激勵表，則必須先寫出 $JK$ 正反器的 激勵表 (Excitation Table) ，再與狀態圖綜合起來就可以得到，而其中的激勵表則是推導自正反器的真值表。首先，我們來看 $JK$ 正反器的真值表，如圖二所示： 圖二 ...