可上下數的三位元同步計數器設計

Synchronous 3-bit Up/Down Counter Design


二進位的同步計數器的設計步驟為:

一、列出計數順序的狀態圖 (State Diagram)
二、決定正反器的種類與數目
三、列出同步計數器的狀態激勵表 (State Excitation Table)
四、以卡諾圖 (K-map) 化簡狀態激勵表後,找出個正反器輸入的邏輯表示式
五、畫出邏輯電路。

接下來,我們將依照上面的步驟,說明如何設計可上下數的三位元同步計數器。


狀態圖

狀態圖用是來說明同步計數器的計數輸出的變化,如圖一所示為可控制上下數的三位元同步計數器的狀態圖,其中當控制信號 $c=0$ 時,三位元同步計數器執行上數,其輸出端 $Q_2Q_1Q_0$ 的計數順序為 000 $\rightarrow$ 001 $\rightarrow$ 010 $\rightarrow$ 011 $\rightarrow$ 100 $\rightarrow$ 101 $\rightarrow$ 110 $\rightarrow$ 111 $\rightarrow$ 000;而 $c=1$ 時,則執行下數,其輸出端的計數順序為 000 $\rightarrow$ 111 $\rightarrow$ 110 $\rightarrow$ 101 $\rightarrow$ 100 $\rightarrow$ 011 $\rightarrow$ 010 $\rightarrow$ 001 $\rightarrow$ 000。

圖一  可控制上下數的三位元同步計數器狀態圖



正反器的種類與數目

正反器的種類,在此選擇的是 $JK$ 正反器。$n$ 個正反器,可以設計出 $2^n$ 模上數或下數的同步計數器。而有 8 個計數狀態 ( 8 模 ) 的三位元同步計數器,因為 $2^3=8$,需要的正反器數目為 3 個,其計數範圍則為 $0$ 至 $2^3-1$。


狀態激勵表

要列出可上下數三位元同步計數器的狀態激勵表,則必須先寫出 $JK$ 正反器的激勵表 (Excitation Table) ,再與狀態圖綜合起來就可以得到,而其中的激勵表則是推導自正反器的真值表。首先,我們來看 $JK$ 正反器的真值表,如圖二所示:

圖二  $JK$ 正反器的真值表

從圖二的真值表可知:

1.  當 $JK$ 正反器的現態 (Present State) 輸出 $Q_n =0$,時脈觸發後轉變的次態 (Next State)  $Q_{n+1}= 0$ 時,則輸入 $J=0$、$K=0$ 或 $J=0$、$K=1$ 皆可達到目的。其中 $K$ 為 $0$ 或為 $1$ 皆可的情況稱之為隨意項 (Don't Care Condition),以 $X$ 或 $\varnothing$ 表示。

2.  當現態輸出 $Q_n = 0$ 要轉變成次態 $Q_{n+1} = 1$ 時,則輸入  $J=1$、$K=0$ 或 $J=1$、$K=1$。

3.  當現態輸出 $Q_n = 1$ 要轉變成次態 $Q_{n+1} = 0$ 時,則輸入 $J=1$、$K=1$ 或 $J=0$、$K=1$。 

4.  當現態輸出 $Q_n = 1$ 要轉變成次態 $Q_{n+1} = 1$ 時,則輸入 $J=1$、$K=0$ 或 $J=0$、$K=0$。 

綜合上述,即可列出 $JK$ 正反器的激勵表,如圖三所示。

圖三  JK 正反器的激勵表 ( X 表示隨意項,可為 0 或 1 )

接著再根據圖一的狀態圖與圖三的 $JK$ 正反器的激勵表,就可寫出如圖四所示的狀態激勵表:

圖四  可上下數的三位元同步計數器的狀態激勵表

例如計數值為 0 時,$c=0$ ( 上數 ),現態 $Q_2=0$ 要轉變成次態 $Q_2=0$,根據激勵表可知須輸入 $J_2=0$ 且 $K_2=X$;現態 $Q_1=0$ 要轉變成次態 $Q_1=0$,則須輸入 $J_1=0$ 且 $K_1=X$;現態 $Q_0=0$ 要轉變成次態 $Q_0=1$,則須輸入 $J_1=1$ 且 $K_1=X$。


卡諾圖化簡

將圖四狀態激勵表的輸入狀態,填入卡諾圖中進行化簡,以找出各個 $JK$ 正反器輸入端的最簡邏輯表示式,如圖五至圖十所示。

J2 邏輯表示式的卡諾圖化簡
圖五  J2 邏輯表示式的卡諾圖化簡

K2 邏輯表示式的卡諾圖化簡
圖六  K2 邏輯表示式的卡諾圖化簡

J1 邏輯表示式的卡諾圖化簡
圖七  J1 邏輯表示式的卡諾圖化簡

K1 邏輯表示式的卡諾圖化簡
圖八  K1 邏輯表示式的卡諾圖化簡

J0 邏輯表示式的卡諾圖化簡
圖九  J0 邏輯表示式的卡諾圖化簡

K0 邏輯表示式的卡諾圖化簡
圖十  K0 邏輯表示式的卡諾圖化簡


電路圖

最後,根據上面的簡化邏輯表示式,所畫出的電路圖如圖十一所示。

可上下數的三位元同步計數器電路
圖十一  可上下數的三位元同步計數器電路






留言

這個網誌中的熱門文章

三段式電子開關電路

陣列 (C++)

首數、尾數與位數

分壓偏壓 BJT 放大電路的直流分析及其近似解的條件

MOSFET 共汲極放大電路 (源極隨耦器) 小訊號分析

為什麼理想的 OPA 電壓放大器有虛短路與虛斷路現象

具有倒數計時自動回復功能的行人穿越道號誌控制電路