可上下數的三位元同步計數器設計
Synchronous 3-bit Up/Down Counter Design
二進位的同步計數器的設計步驟為:
一、列出計數順序的狀態圖 (State Diagram)
二、決定正反器的種類與數目
三、列出同步計數器的狀態激勵表 (State Excitation Table)
四、以卡諾圖 (K-map) 化簡狀態激勵表後,找出個正反器輸入的邏輯表示式
五、畫出邏輯電路。
接下來,我們將依照上面的步驟,說明如何設計可上下數的三位元同步計數器。
狀態圖
圖一 可控制上下數的三位元同步計數器狀態圖
正反器的種類與數目
狀態激勵表
要列出可上下數三位元同步計數器的狀態激勵表,則必須先寫出 $JK$ 正反器的激勵表 (Excitation Table) ,再與狀態圖綜合起來就可以得到,而其中的激勵表則是推導自正反器的真值表。首先,我們來看 $JK$ 正反器的真值表,如圖二所示:
圖二 $JK$ 正反器的真值表
從圖二的真值表可知:
1. 當 $JK$ 正反器的現態 (Present State) 輸出 $Q_n =0$,時脈觸發後轉變的次態 (Next State) $Q_{n+1}= 0$ 時,則輸入 $J=0$、$K=0$ 或 $J=0$、$K=1$ 皆可達到目的。其中 $K$ 為 $0$ 或為 $1$ 皆可的情況稱之為隨意項 (Don't Care Condition),以 $X$ 或 $\varnothing$ 表示。
2. 當現態輸出 $Q_n = 0$ 要轉變成次態 $Q_{n+1} = 1$ 時,則輸入 $J=1$、$K=0$ 或 $J=1$、$K=1$。
3. 當現態輸出 $Q_n = 1$ 要轉變成次態 $Q_{n+1} = 0$ 時,則輸入 $J=1$、$K=1$ 或 $J=0$、$K=1$。
4. 當現態輸出 $Q_n = 1$ 要轉變成次態 $Q_{n+1} = 1$ 時,則輸入 $J=1$、$K=0$ 或 $J=0$、$K=0$。
綜合上述,即可列出 $JK$ 正反器的激勵表,如圖三所示。
圖三 JK 正反器的激勵表 ( X 表示隨意項,可為 0 或 1 )
圖四 可上下數的三位元同步計數器的狀態激勵表
例如計數值為 0 時,$c=0$ ( 上數 ),現態 $Q_2=0$ 要轉變成次態 $Q_2=0$,根據激勵表可知須輸入 $J_2=0$ 且 $K_2=X$;現態 $Q_1=0$ 要轉變成次態 $Q_1=0$,則須輸入 $J_1=0$ 且 $K_1=X$;現態 $Q_0=0$ 要轉變成次態 $Q_0=1$,則須輸入 $J_1=1$ 且 $K_1=X$。
卡諾圖化簡
將圖四狀態激勵表的輸入狀態,填入卡諾圖中進行化簡,以找出各個 $JK$ 正反器輸入端的最簡邏輯表示式,如圖五至圖十所示。
圖五 J2 邏輯表示式的卡諾圖化簡
圖八 K1 邏輯表示式的卡諾圖化簡
電路圖
圖十一 可上下數的三位元同步計數器電路











留言
張貼留言