CMOS 無穩態多諧振盪器的原理與振盪頻率推導

作者： Danny Yang
Working Principle and Frequency Derivation of a CMOS Astable Multivibrator


如圖一所示，為 CMOS 反閘的無穩態多諧振盪器。其中的 CMOS 反閘 (NOT GATE)，常可用 CMOS 反或閘 (NOR GATE) 代用，如圖二所示。

CMOS 反閘無穩態多諧振盪器
圖一    CMOS 反閘無穩態多諧振盪器

圖二    CMOS 反或閘無穩態多諧振盪器


電路原理

  • 假設 $V_{SS} = 0 V$，如圖三所示，當電源打開瞬間，CMOS 反相器 1 的輸入為邏輯 "0" $($電位 $\simeq V_{SS} = 0 V$ $)$，其輸出則為邏輯 "1" $($電位 $\simeq V_{DD}$$)$，CMOS 反相器 2 的輸出就會是邏輯 "0"。此時，電容 C 開始充電。

CMOS 反閘無穩態多諧振盪器-電容充電
圖三     CMOS 反閘無穩態多諧振盪器-電容充電

  • 充電過程中，電容 C 負極的電位維持為 $0V$ 而其正極的電位會因充電而上升，一旦其值充至大於 CMOS 邏輯閘的臨限觸發電壓 $V_t$  $(\simeq \frac{V_{DD}}{2})$ 瞬間，電容 C 兩極的電位差 $V_C = V_t$ ，CMOS 反相器 1 輸出轉態為邏輯 "0"，且 CMOS 反相器 2 輸出轉態為邏輯 "1" $($電位 $\simeq V_{DD}$$)$。在此瞬間電容 C 正極的電位本來應該變成 $V_t+V_{DD}$，負極則為 $V_{DD}$ $($ 電容器正負極的電位差 $V_C$ 值在該瞬間一樣維持為 $ V_t$$)$。但是由於 CMOS 邏輯閘輸入端有二極體組成的靜電保護電路，如圖五所示，該保護電路會將此時電容 C 的正極的電位限制在約 $V_{DD}$，且電容會開始放電，如圖四所示。

CMOS 反閘無穩態多諧振盪器-電容放電
圖四     CMOS 反閘無穩態多諧振盪器-電容放電

CMOS 邏輯閘的二極體輸入保護電路
圖五    CMOS 邏輯閘的二極體輸入保護電路，會將輸入電壓限制在 $V_{SS} - 0.7 V$ 至 $V_{DD}+0.7V$ 之間

  • 當電容 C 的正極電位因放電導致其值小於 $V_t$ 時，CMOS 反相器 1 的輸出轉態為邏輯 "1"，CMOS 反相器 2 的輸出轉態為邏輯 "0"，此時電容 C 的正極電位本應該為 $V_t - V_{DD}$，負極電位則為 $0 V$。一樣由於 CMOS 邏輯閘輸入端有二極體組成的靜電保護電路，該保護電路會將此時電容 C 的正極的電位限制在約 $V_{SS}(=0V)$，且電容開始充電。
  • 上面的充放電過程開始週期性重複。而振盪電路的輸出為 CMOS 反相器 2 的輸出 $Z$，即為一無穩態振盪的波形，如圖六所示。

圖六    無 $R_S$ 電阻的 CMOS 邏輯閘無穩態多諧振盪器 X 點與 Z 點波形



振盪頻率推導


RC 充電

如圖三與圖六所示，設電容開始充電的起始時間為 $t=0$ 且 $v_X(0)=0V$，則當 $t=t_1$ 時充至 $v_X = V_t$ 時 CMOS 邏輯閘 1 的輸出由邏輯 "1" 轉態成邏輯 "0"。這一段 $RC$ 充電過程，由 KVL 可知

$V_{DD} = iR+v_X$                                                               (1)

又已知

 $v_X=\frac {1}{C}\int_{0}^{t} idt^{'}+ v_X(0) =\frac {1}{C}\int_{0}^{t} idt^{'} $                                                  (2)

將式子 (2) 代入式子 (1)，可得

$V_{DD} = iR+\frac {1}{C}\int_{0}^{t} idt^{'}$

將上式等號兩邊微分，可得

$0=\frac{di}{dt}R+\frac{i}{C}$

整理得

$\frac{di}{i} = \frac{-dt}{RC}$

上式等號兩邊積分，即

$ln |i| = -\frac{t}{RC}+k^{'}$  

其中 $k^{'}$ 為一常數。上式可接著改寫成

$i = ke^{\frac{-t}{RC}}$                                                                      (3)

其中的 $k$ 為一常數。

又已知 $i(0) =\frac{V_{DD}}{R}$ 代入式子 (2)，可得

$k = \frac{V_{DD}}{R}$

所以，式子 (3) 可改寫成

         $i=\frac{V_{DD}}{R}e^{\frac{-t}{RC}}$                                                                       (4)

將式子 (4) 代入式子 (2)，得到充電時

$v_X(t)$ $ =\frac{1}{C}\int_{0}^{t}\frac{V_{DD}}{R}e^{\frac{-t^{'}}{RC}}dt^{'}$
       $=\frac{V_{DD}}{RC}\int_{0}^{t}e^{\frac{-t^{'}}{RC}}dt^{'}$
    $=\left. -V_{DD}e^{\frac{-t^{'}}{RC}}\right \rvert_0^t$
            $=V_{DD}\left ( 1-e^{\frac{-t}{RC}}\right )$                                                           (5)

又已知充電過程中，$v_X(0)=0$ 且 $v_X(t_1) = V_t $，將後者代入式子 (5)

$V_t = V_{DD}\left (1-e^{\frac{-t_1}{RC}} \right)$

$e^{\frac{-t_1}{RC}}=\frac{V_{DD}-V_t}{V_{DD}}$

得

$t_1 = -RCln \frac{V_{DD}-V_t}{V_{DD}}$                                                            (6)


RC 放電

如圖三與圖六所示，設電容開始放電的時間為 $t=0$ 且 $v_X(0)=V_{DD}$，則當 $t=t_2$ 時放至 $v_X = V_t$ 時 CMOS 邏輯閘 1 的輸出由邏輯 "0" 轉態成邏輯 "1"。這一段 $RC$ 放電過程，由 KVL 可知

$v_X=iR$                                                                       (7)

$-\frac{1}{C} \int_{0}^{t}idt^{'} +v_X(0)=iR$

$-\frac{1}{C} \int_{0}^{t}idt^{'} +V_{DD}=iR$

上式等號兩邊微分，可得

$-\frac{i}{C}=\frac{di}{dt}R$

$\frac{di}{i}=-\frac{dt}{RC}$

$i=Pe^{\frac{-t}{RC}}$

其中的 $P$ 為一常數。將 $i(0) = \frac{V_{DD}}{R}$ 代入上式，可得

$P=\frac{V_{DD}}{R}$

即放電電流  

$i=\frac{V_{DD}}{R}e^{\frac{-t}{RC}}$

將上式代入式子 (7)，可得到放電時

$v_X(t)=V_{DD}e^{\frac{-t}{RC}}$                                                               (8)

設 $t=0$ 時電容開始放電，$v_X(t_2) =V_t$ 代入式子 (8) 可得

$t_2 = -RCln\frac{V_t}{V_{DD}}$                                                             (9)

 
由式子 (6) 與 (9) 可知振盪週期

$T=t_1+t_2=-RC \left ( ln \frac{V_{DD}-V_t}{V_{DD}}+ln \frac{V_t}{V_{DD}} \right)$
         $=RC ln \left [ \frac{V_{DD}^2}{(V_{DD}-V_t)V_t} \right ]$  

振盪頻率 

$f =\frac{1}{T}=\left ( RC ln \left [ \frac{V_{DD}^2}{(V_{DD}-V_t)V_t} \right ] \right )^{-1}$

由 Astable and Monostable Oscillators Table XIV 可知，$V_{DD}$ 值的變動，對振盪頻率 $f$ 的影響不小。如果想要減少振盪器的振盪頻率不受電源電壓變動的影響，則電容與 CMOS 邏輯閘 1 的輸入端可串接一 $R_S$ 電阻，其阻值約為電阻 R 的 2 至 10 倍，如圖七所示。其各波型則如圖八所示。


圖七    加入 Rs 電阻改善 CMOS 無穩態多諧振盪器振盪頻率受電源電壓變動的影響

圖八    加入 Rs 電阻的 CMOS 無穩態多諧振盪器各點波形



加入 Rs 電阻的 CMOS 無穩態多諧振盪器


RC 充電

如圖八所示，設電容開始充電的時間為 $t=0$ 且 $v_X(0) = V_t - V_{DD}$，則當 $t=t_1$ 時充至 $v_X = V_t$ 時 CMOS 邏輯閘 1 的輸出由邏輯 "1" 轉態成邏輯 "0"。這一段 $RC$ 充電過程，由 KVL 可知

$V_{DD} = iR+v_X$                                                               (10)

又已知

                  $v_X=\frac {1}{C}\int_{0}^{t} idt^{'} + v_C(0) =\frac {1}{C}\int_{0}^{t} idt^{'} + V_t - V_{DD}$                                           (11) 

將式子 (11) 代入式子 (10)，可得

$V_{DD} = iR+\frac {1}{C}\int_{0}^{t} idt^{'} + V_t - V_{DD}$

將上式等號兩邊微分，可得

$0=\frac{di}{dt}R+\frac{i}{C}$

整理得

$\frac{di}{i} = \frac{-dt}{RC}$

即

$ln |i| = -\frac{t}{RC}+k^{'}$                     

其中 $k^{'}$ 為一常數。上式可接著改寫成

$i = ke^{\frac{-t}{RC}}$                                                                      (12)

其中的 $k$ 為一常數。

又已知 $i(0) =\frac{V_{DD}-(V_t-V_{DD})}{R}$ 代入式子 (12)，可得

$k = \frac{2V_{DD}-V_t}{R}$

所以，式子 (12) 可改寫成

         $i=\left (\frac{2V_{DD}-V_t}{R}\right )e^{\frac{-t}{RC}}$                                                               (13)

將式子 (13) 代入式子 (11)，得到電容充電時

$v_X(t)$ $ =\frac{1}{C}\int_{0}^{t} \left ( \frac{2V_{DD}-V_t}{R} \right ) e^{\frac{-t^{'}}{RC}}dt^{'}+v_C(0)$
                $=\frac{2V_{DD}-V_t}{RC}\int_{0}^{t}e^{\frac{-t^{'}}{RC}}dt^{'}+(V_t - V_{DD})$    
              $=\left. -(2V_{DD}-V_t)e^{\frac{-t^{'}}{RC}}\right \rvert_0^t + V_t-V_{DD}$
                          $=-(2V_{DD}-V_t) \left ( e^{\frac{-t}{RC}} - 1 \right ) + V_t-V_{DD}$ 
     $=-(2V_{DD}-V_t)e^{\frac{-t}{RC}}+V_{DD}$                                                     (14)

                                                            

已知充電過程，$v_X(0)=V_t-V_{DD}$ 且 $v_X(t_1) = V_t $，將後者代入式子 (14)

 $V_t = -(2V_{DD}-V_t)e^{\frac{-t_1}{RC}}+V_{DD}$

$e^{\frac{-t_1}{RC}}=\frac{V_{DD}-V_t}{2V_{DD}-V_t}$

得

$t_1 = -RCln \left ( \frac{V_{DD}-V_t}{2V_{DD}-V_t}\right )$                                                            (15)


RC 放電

如圖八所示，設電容開始放電的時間為 $t=0$ 且 $v_X(0)=V_{DD}+V_t$，則當 $t=t_2$ 時會放至 $v_X = V_t$ ，且 CMOS 邏輯閘 1 的輸出由邏輯 "0" 轉態成邏輯 "1"。這一段 $RC$ 放電過程，由 KVL 可知

$v_X=iR$                                                                    (16)

又

$v_X=-\frac{1}{C}\int_0^t idt^{'} +v_X(0) = -\frac{1}{C}\int_0^t idt^{'} + (V_{DD}+V_t)$                       (17)
 
將式子 (17) 代入式子 (16)，可得

$-\frac{1}{C} \int_{0}^{t}idt^{'}+ (V_{DD}+V_t)=iR$

將上式等號兩邊微分，得

$-\frac{i}{C}=\frac{di}{dt}R$

$\frac{di}{i}=-\frac{dt}{RC}$

$i=Pe^{\frac{-t}{RC}}$

其中的 $P$ 為一常數。將 $i(0) = \frac{V_{DD}+V_t}{R}$ 代入上式，可得

$P=\frac{V_{DD}+V_t}{R}$

即放電電流  

$i=\left (\frac{V_{DD}+V_t}{R}\right )e^{\frac{-t}{RC}}$

將上式代入式子 (17)，可得到放電時

$v_X(t)$ $=-\frac{1}{C} \int_0^{t} \left ( \frac{V_{DD}+V_t}{R} \right ) e^{\frac{-t^{'}}{RC}}dt^{'}+(V_{DD}+V_t)$  
      $=(V_{DD}+V_t) \left [ e^{\frac{-t}{RC}}-1 \right ] +(V_{DD}+V_t)$
$=(V_{DD}+V_t)e^{\frac{-t}{RC}}$                                                                                (18)

設 $t=0$ 時電容開始放電，$v_X(t_2) =V_t$ 代入式子 (18) 可得

$V_t = \left ( V_{DD}+V_t \right ) e^{\frac{-t_2}{RC}}$   

$e^{\frac{-t_2}{RC}}=\frac{V_t}{V_{DD}+V_t}$

$t_2 = -RCln \left ( \frac{V_t}{V_{DD}+V_t} \right )$                                                       (19)
 
由式子 (15) 與 (19)，振盪週期

$T=t_1+t_2=-RC \left [ ln \left ( \frac{V_{DD}-V_t}{2V_{DD}-V_t} \right ) + ln \left ( \frac{V_t}{V_{DD}+V_t} \right ) \right ]$

   $=RC ln \left [ \frac{(2V_{DD}-V_t)(V_{DD}+V_t)}{(V_{DD}-V_t)V_t} \right ]$     



振盪頻率 

$f =\frac{1}{T}=\left ( RC ln \left [ \frac{(2V_{DD}-V_t)(V_{DD}+V_t)}{(V_{DD}-V_t)V_t} \right ] \right )^{-1}$

由 Astable and Monostable Oscillators Table XIV 可知，加入串聯 $R_S$ 電阻的CMOS 無穩態多諧振盪器，在 $V_{DD}$ 值的變動時，對振盪頻率 $f$ 的影響比未加入串聯 $R_S$ 電阻小很多。




眞趣盎然集相關文章

留言

張貼留言

這個網誌中的熱門文章

三段式電子開關電路

作者： Danny Yang
圖片
3-section Digital Subsection Switch   如圖一與圖二所示，為具有相同功能的三段式 電子開關電路。二者的差別在於前者的 組合邏輯電路部分是由及閘、反閘以及互斥或閘所組成，而後者則是僅由反或閘所組成。以下將就其功能、電路動作原理以及組合邏輯設計方法分別說明之。 圖一   三段式 電子開關電路圖 (組合邏輯部分由及閘、反閘以及互斥或閘所組成)
Read more »

陣列 (C++)

作者： Danny Yang
圖片
C++ Arrays  陣列 (array) 是用來儲存相同資料型態元素的集合，陣列中所有元素會使用記憶體中連續的空間來儲存，且陣列必須明確定義其大小，執行期間不能更改。  一維陣列 (One Dimensional Arrays) 一維陣列可視為一組線性系列元素。假設有一組整數資料：10 、20、30 、40 以及 50 存入一名為 A 的陣列，其對應的索引值、位址以及元素名稱如圖一所示。在此，每一整數佔記憶體空間為 4 個位元組 (Bytes)，且 C/C++ 語言中陣列的起始索引值為 0。此ㄧ維陣列元素 A[0] 的位址，被稱為 基底位址 (base address)。
Read more »

首數、尾數與位數

作者： Danny Yang
圖片
科學記號 (Scientific Notation) 常被用來簡潔地表示極大或極小的數值以方便分析，其表示法為  $$a \times 10^n \;\;\; (1 \le |\;a\;|<10，n \;為整數 )$$ 例如一個大於 $1$ 的數： $673,000$，若以科學記號來表示，可寫成 $6.73 \times 10^5$，將其取對數，可得 $5+log\;6.73$，其中 $5$ 為對數值整數的部分，$log\;6.73$ 為對數值小數的部分。我們可以觀察到 $673,000$ 為 6 位數，剛好是其科學記號表示法中的指數 $5$ 加 $1$ 或是其對數值整數部分 (即 $5$) 加 $1$ 的結果；又一個小於 $1$ 的數：$0.00673$ 的科學記號為 $6.73 \times 10^{-3}$，對數值為 $-3+log\;6.73$，我們也可以觀察到該數在小數點第 $3$ 位開始數字不為 $0$，剛好是其科學記號表示法中的指數 $-3$ 的絕對值或是其對數值整數部分的絕對值。
Read more »

分壓偏壓 BJT 放大電路的直流分析及其近似解的條件

作者： Danny Yang
圖片
  DC Analysis of a Voltage Divider BJT Bias Circuit and Its Conditions of Approximate Method  如圖一所示為一 分壓偏壓 BJT 放大電路  (Voltage Divider BJT Bias Circuit)，下面我們將分別介紹如何以精確分析法以及近似解方法來進行該類型放大電路的直流分析，同時也會說明使用近似解的先決條件為何。 圖一     分壓偏壓 BJT 放大電路 精確分析法 (Exact Method) 要作直流分析，如圖二所示得先將圖一的 分壓偏壓 BJT 放大電路中 電晶體基極左側部分，進行 戴維寧等效電路 ( Thévenin Equivalent Network) 的轉換，以方便分析。
Read more »

MOSFET 共汲極放大電路 (源極隨耦器) 小訊號分析

作者： Danny Yang
圖片
MOSFET Common Drain Amplifier  (Source Follower): Small Signal Analysis    如圖一所示，為一 MOSFET 共汲極放大電路  (Common Drain Amplifier) ，此電路又被稱為 源極隨耦器 (Source Follower)。其特點是輸入阻抗大，輸出阻抗小，且電壓增益小於 1 但接近於 1 ，故在多級放大器中，常被作為電壓緩衝級用來驅動較小的負載輸出。 圖一     MOSFET 共汲極放大電路
Read more »

為什麼理想的 OPA 電壓放大器有虛短路與虛斷路現象

作者： Danny Yang
圖片
採負回授方式連接的運算放大器 (Operational Amplifier，簡稱 OPA) 可作為電壓放大之用。而欲被放大的電壓輸入信號若輸入於 OPA 的負輸入端 ($v_-$) ，所形成的電壓放大器被稱為 反相 OPA 電壓放大器 (Inverting Operational Amplifier)；反之，若電壓輸入信號輸入於 OPA 的正輸入端  ($v_+$)，則被稱為 非反相 OPA 電壓放大器 (Non-inverting Operational Amplifier)。無論是反相 OPA 電壓放大器或是非反相 OPA 電壓放大器，其 OPA 的正負輸入端，在負回授方式連接的情況下皆存在有 虛短路 (Virtual Short) 與 虛斷路 (Virtual Break) 現象。 所謂虛短路指的是理想的 OPA 放大器在負回授的情況下，OPA 的正輸入端與負輸入端的電位差極小，小至接近於零的現象。因此，在簡化分析時常可將二者的電位視為相等，猶如兩端短路ㄧ般；而所謂虛斷路指的是 OPA 放大器在負回授的情況下，流入 OPA 本身輸入端的電流極小，小至接近於零，以致於可將 OPA 內部連接輸入電阻的兩輸入端視為斷路的現象。 以下將分別針對反相 OPA 電壓放大器以及非反相 OPA 電壓放大器，證明虛短路與虛斷路現象之存在。且上述的二現象若存在，則在推導反相與非反相 OPA 電壓放大器的增益公式時，過程將會容易許多。
Read more »

具有倒數計時自動回復功能的行人穿越道號誌控制電路

作者： Danny Yang
圖片
  A Pedestrian Crossing Safety Circuit with Self-resetting Countdown Timer 先前的文章 簡易行人穿越道號誌控制電路 ，行人必須在安全穿越馬路後，手動按下「回復」按鈕，路口的燈號才會由亮紅燈回復到閃黃燈。本文以先前的簡易號誌控制電路為基礎，進一步將電路修改為一具有倒數計時 自動 回復功能的行人穿越道號誌控制電路，如圖一所示。 電路功能 平時路口閃黃燈，當有行人要安全地穿越車道時，可按下「通行」按鈕，按下後路口黃燈熄滅，轉而亮紅燈，行駛的車輛停止行進等待行人通過。此時， 顯示器 會顯示倒數計時起始秒數 30 秒，並開始倒數計時。ㄧ旦倒數計時至 0 ，路口紅燈就熄滅，轉而閃黃燈，原 停止的車輛就可以恢復行駛。 圖一      具有自動倒數計時回復功能的行人穿越道號誌控制電路 (七段顯示器為共陰型) 動作原理 電源打開瞬間， NOR Gate IC 4001 的第 5 腳會接收到邏輯 "1" 的訊號，且無論其第 6 腳接收到的訊號為何，第 4 腳會輸出邏輯 "0" 給 IC 4001 的第 2 與第 1 腳，導致其第 3 腳輸出邏輯 "1" 給 D 型正反器 4013 的第 4 腳 ($CLR$)。此時在第 6 腳 ($PR$) 恆為接地的情況下，IC 4013 的第 1 腳 ($Q$) 會輸出邏輯 "0"，使得紅色 LED 熄滅，且圖中左邊的 555 無穩態振盪器輸出的矩型波的反相波會出現在 IC 4001 的第 11 腳，驅動黃色 LED 閃爍。 電源穩定後，IC 4001 的第 5 腳會接收到邏輯 "0" 的訊號；同時因為左側的 十進制上下數計數器 IC 4029 並未有借位輸出，所以第 7 腳 ($\overline {CARRY \ \ OUT}$) 會輸出邏輯 "1" 給 IC 4001 的第 8 與第 9 腳，導致 IC 4001 的第 10 腳輸出邏輯 "0" 給 IC 4001 的第 6 腳，使得最終 IC 4001 的第 3 腳輸出邏輯 "0" 給 D 型正反器 IC 4013 的第 4 腳 ($CLR$)。在第 6 ...
Read more »