積項和式 (SOP) 與和項積式 (POS) | 積項和式與和項積式的互換

作者： Danny Yang
Conversion Between Sum of Products (SOP) and Product of Sums (POS)


積項和式 (Sum of Products，簡寫 SOP) 與和項積式 (Product of Sums, 簡寫 POS) 是布林代數運算式中兩種常見的表示形式。其中積項是指兩個或兩個以上變數作及 (AND) 的運算，形式上如同一般代數作乘積運算的項，例如 $\overline XY$ 就是積項。此外，若運算式中其它的項是積項，此時單一變數的項也算是積項，因為單一變數可視為與 $1$ 作及的運算；而和項則指的是兩個或兩個以上變數作或 (OR) 的運算，形式上如同一般代數作相加運算的項，例如 $\overline X+Y+\overline Z$ 就是和項。此外，若運算式中其它的項是和項，此時單一變數的項也算是和項，因為單一變數可視為與 $0$ 作或的運算。


積項和式與標準積項和式形式

若布林代數運算式，如同一般代數是由一個或一個以上的積項加在一起所組成的形式 ( 「$\;+\;$」在此是 $OR$ 的運算符號與在一般代數中的意義不同 )，則該運算式稱為積項和式形式 (SOP Form)。例如：
$$F(X,\;Y,\;Z)=XY+\overline XY\overline Z+XYZ$$
如同是由三個乘積項 $XY$、$\overline XY\overline Z$ 以及 $XYZ$ 作加的運算所形成的運算式，因此該運算式稱為積項和式形式。

又若積項和式中的每一個積項，都包含有所有變數，則該運算式稱為標準積項和式形式(Canonical SOP Form) ，例如：
$$F(X,\;Y,\;Z)=XY\overline Z+\overline XY\overline Z+XYZ$$
如同是由三個包含有所有變數的乘積項 $XY \overline Z$、$\overline X\;Y\overline Z$ 以及 $XYZ$ 相加所形成的運算式，因此該運算式稱為標準積項和式形式。而標準積項和式中的積項，被稱為最小項 (Minterm)。理解上可知：標準積項中只要任一變數元素為 $0$，整個標準積項就會為 $0$，因此標準積項容易為 $0$，所以被稱為最小項。


和項積式與標準和項積式形式

布林代數運算式的另一個常見表示形式是和項積式。若布林代數運算式，如同一般代數是由一個或一個以上的和項相乘在一起所組成 ( 「$\;\cdot\;$」在此是 $AND$ 的運算符號，有時省略但與在一般代數中的意義不同 )，則該運算式稱為和項積式形式 (POS Form)。例如：
$$F(X,\;Y,\;Z)=(X+Y)(\overline X+Y+\overline Z)(X+Y+Z)$$
如同是由三個和項 $(X+Y)$、$(\overline X+Y+\overline Z)$ 以及 $(X+Y+Z)$ 相乘所形成的運算式，因此該運算式稱為和項積式形式。

又若和項積式中的每一個和項，都包含有所有變數，則該運算式稱為標準和項積式形式 (Canonical POS Form) ，例如：
$$F(X,\;Y,\;Z)=(X+Y+Z)(\overline X+Y+\overline Z)(X+Y+\overline Z)$$
如同是由三個包含有所有變數的乘積項 $(X+Y+Z)$、$(\overline X+Y+\overline Z)$ 以及 $(X+Y+\overline Z)$ 相乘所形成的運算式，因此該運算式稱為標準和項積式形式。而標準和項積式中的和項，被稱為最大項 (Maxterm)。理解上可知：標準積項中只要任一變數元素為 $1$，整個標準和項就會為 $1$，因此標準和項容易為 $1$，所以被稱為最大項。


積項和式轉成標準積項和式形式

運算結果不變的情況下，積項和式形式如果要轉成標準積項和式形式，則常須借助布林代數的一致性公設：$A\cdot 1=A$、補數公設：$A+\overline A=1$ 以及分配性公設：$A\cdot (B+C)=AB+AC$ 才能達到目的。例如
$$G(X,\;Y,\;Z)=XY+X\overline Z+XYZ$$
為一積項和式形式的函數，若要轉成標準積項和式形式，我們可以作如下操作：
$$G(X,\;Y,\;Z)=XY\cdot 1+X\overline  Z \cdot 1+XYZ\;\;\;\;\;\;\;\;\;\;\;\;\;\;\;\;\;\;\;\;\;\;\;\;\;\;\;\;\;\;\;\;\;\;\;\;$$
$$=XY(Z+\overline Z)+X\overline Z(Y+\overline Y)+XYZ$$
$$\;\;\;\;\;\;\;=XYZ+XY\overline Z+X\overline ZY+X\overline Z\; \overline Y+XYZ$$
基本上，這樣就完成了積項和式轉成標準積項和式形式。但若要將重複多餘的積項去除，並且讓積項中變數依順序排列，我們可再利用冪等定理：$A+A=A$ 以及交換公設： $AB=BA$，將上式整理成
$$G(X,\;Y,\;Z)=XYZ+XY\overline Z+X\overline Y\;\overline Z$$


和項積式轉成標準和項積式形式

運算結果不變的情況下，和項積式形式如果要轉成標準和項積式形式，則常須借助布林代數的一致性公設：$A+0=A$、補數公設：$A\cdot\overline A=0$ 以及分配性公設：$A+(B\cdot C)=(A+B)\cdot (A+C)$ 才能達到目的。例如
$$G(X,\;Y,\;Z)=(X+Y)(X+\overline Z)(\overline X+\overline Y+Z)$$
為一和項積式形式的函數，若要轉成標準和項積式形式，我們可以作如下操作：
$$G(X,\;Y,\;Z)=(X+Y+0)(X+0+\overline Z)(\overline X+\overline Y+Z)\;\;\;\;\;\;\;\;\;\;\;\;\;\;\;\;\;\;\;\;\;\;\;\;\;\;\;$$
$$=(X+Y+Z\overline Z)(X+Y\overline Y+\overline Z)(\overline X+\overline Y+Z)$$
$$=(X+Y+Z)(X+Y+\overline Z)(X+Y+\overline Z)\;\;\;\;\;\;$$
$$(X+\overline Y+\overline Z)(\overline X+\overline Y+Z)\;\;\;\;\;\;\;\;\;\;\;\;\;\;\;\;\;\;\;\;\;\;\;$$
基本上，這樣就完成了和項積式轉成標準和項積式形式。但若要將重複多餘的和項去除，我們可再利用冪等定理：$A\cdot A=A$，將上式整理成
$$G(X,Y,Z)=(X+Y+Z)(X+Y+\overline Z)$$
$$\;\;\;\;\;\;\;\;\;\;\;\;\;\;\;\;\;\;\;\;\;\;(X+\overline Y+\overline Z)(\overline X+\overline Y+Z)$$


積項和式與和項積式的互換

若存在有如下的真值表：

真值表
表一  真值表

則從此真值表可知輸出 $F$ 為 "1" 的條件是： ($A$ 為 "0" 且 $B$ 為 "1" 且 $C$ 為 "0") 或 ($A$ 為 "0" 且 $B$ 為 "1" 且 $C$ 為 "1") 或 ($A$ 為 "1" 且 $B$ 為 "0" 且 $C$ 為 "1") 或 ($A$ 為 "1" 且 $B$ 為 "1" 且 $C$ 為 "1")。所以布林代數式可表示為
$$F(A,\; B,\; C)=\overline A B \overline C+\overline A B C+A\overline B C+ABC$$
由於積項是最小項，上式也可以最小項之和的形式 (Sum of Minterms Form) 表示：
$$F(A,\; B,\; C)=\Sigma m(2, 3, 5, 7)$$ 
此外，從上面的真值表也可知輸出 $F$ 為 "1" 以外剩餘就是輸出 $F$ 為 "0"，而輸出 $F$ 為 "0" 的條件是： ($A$ 為 "0" 且 $B$ 為 "0" 且 $C$ 為 "0") 或 ($A$ 為 "0" 且 $B$ 為 "0" 且 $C$ 為 "1") 或 ($A$ 為 "1" 且 $B$ 為 "0" 且 $C$ 為 "0") 或 ($A$ 為 "1" 且 $B$ 為 "1" 且 $C$ 為 "0")。所以布林代數式可表示為
$$\overline {F(A, B,C)}=\overline A\;\overline B\;\overline C+\overline A\;\overline B C+A\overline B\;\overline C+ABC$$
$$F(A, B, C)=\overline {\overline A\;\overline B\;\overline C+\overline A\;\overline B C+A\overline B\;\overline C+ABC}$$
根據第摩根定律 (De Morgan's Law)，可知
$$F(A,B,C)=\overline {\overline A\;\overline B\;\overline C}\cdot \overline {\overline A\;\overline B C}\cdot \overline {A\overline B\;\overline C}\cdot \overline {ABC}$$
$$\;\;\;\;\;\;\;\;\;\;\;\;\;=(A+B+C)(A+B+\overline C)$$
$$\;\;\;\;\;\;\;\;\;\;\;\;\;\;\;\;\;(\overline A+B+C)(\overline A+\overline B+\overline C)$$
由於和項是最大項，上式也可以最大項之積的形式 (Product of Maxterms Form) 表示：
$$F(A, B,C)=\Pi M(0,1,4,6)$$ 
故上面真值表對應的邏輯表示式可以有下列四種寫法
$$F(A,\; B,\; C)=\overline A B \overline C+\overline A B C+A\overline B C+ABC$$
$$=\Sigma m(2,3,5,7)\;\;\;\;\;$$
$$\;\;\;\;\;\;\;\;\;\;\;\;\;\;= (A+B+C)(A+B+\overline C)$$
$$\;\;\;\;\;\;\;\;\;\;\;\;\;\;\;\;\;\;(\overline A+B+C)(\overline A+\overline B+\overline C)$$
$$=\Pi M(0,1,4,6)\;\;\;\;$$ 

積項和式形式的卡諾圖化簡

表一的真值表，其對應的積項和式形式的邏輯表示式為
$$F(A,\; B,\; C)=\overline A B \overline C+\overline A B C+A\overline B C+ABC$$
圖一所示，為其進行簡化的卡諾圖：

圖一  SOP 的卡諾圖化簡

簡化得
$$F(A,\; B,\; C)=A\overline C+BC$$


和項積式形式的卡諾圖化簡

表一的真值表，若要找出簡化後的和項積式形式的邏輯表示式，卡諾圖化簡則如圖二所示：

圖二  POS 的卡諾圖化簡

簡化得
$$F(A,\; B,\; C)=(A+ C)(B+\overline C)$$


範例：簡化如下的一標準積項和式形式的函數
$F(A,B,C,D)=\sum m(0,1,2,5,8,9,10)$ 成和項積式形式。

解：
$$F(A,B,C,D)\;\;\;\;\;\;\;\;\;\;\;\;\;\;\;\;\;\;\;$$
$$=\Sigma m(0,1,2,5,8,9,10)\;\;\;$$
$$\;\;\;\;\;\;\;\;\;\;\;=\Pi M(3,4,6,7,11,12,13,14,15)$$
接著如圖三所示，進行卡諾圖化簡：

POS 形式的卡諾圖化簡
圖三  POS 形式的卡諾圖化簡

因此，
$$F=(\overline A+\overline B)(\overline C+\overline D)(\overline B+D)$$




留言

張貼留言

這個網誌中的熱門文章

三段式電子開關電路

作者： Danny Yang
圖片
3-section Digital Subsection Switch   如圖一與圖二所示，為具有相同功能的三段式 電子開關電路。二者的差別在於前者的 組合邏輯電路部分是由及閘、反閘以及互斥或閘所組成，而後者則是僅由反或閘所組成。以下將就其功能、電路動作原理以及組合邏輯設計方法分別說明之。 圖一   三段式 電子開關電路圖 ( 組合邏輯部分由及閘、反閘以及互斥或閘所組成 ) 圖二     三段式 電子開關電路圖  ( 組合邏輯部分由反或閘所組成 ) 功能 當開關 SW 第一次閉合 ( 第一段 )，黃色 LED 以及紅色 LED  全亮；開關 SW 第二次閉合 ( 第二段 )，僅黃色 LED 亮；開關 SW 第三次閉合 ( 第三段 )，僅紅色 LED 亮。 動作原理 這個電路的核心是 IC 4017 十進制計數器 (Decade Counter)，其接腳圖與真值表分別如圖三及圖四所示。 圖三    IC 4017 接腳圖 圖四     IC 4017 的真值表 由圖四的真值表與圖五所示的 燈光切換控制 電路 可知 ，當電源接上，IC 4017 的第 3 接腳 $(Q_0)$ 會輸出邏輯 "1"，其餘的輸出 $(Q_1...Q_4)$ 皆會輸出邏輯 "0"。 圖五    燈光切換控制器的開關第一次切上時的狀態 而當開關第一次切上 (SW ON) 時，IC 4017 的第 14 接腳 $(CLOCK)$ 接收到第 $1$ 個正緣時脈，$Q_1$ 會輸出邏輯 "1"，其餘輸出邏輯 "0"，此次輸入為此電子開關電路的第一段開關動作；同理開關第二次切上，第 14 接腳 $(CLOCK)$ 接收到第 $2$ 個正緣時脈，$Q_2$ 輸出邏輯 "1"，其餘輸出邏輯 "0" ( 第二段開關動作 )；開關第三次切上，$Q_3$ 則輸出邏輯 "1"，其餘輸出邏輯 "0" ( 第三段開關動作 )。最後，開關第四次切上，$Q_4$ 輸出邏輯 "1" 給第 15 接腳 $(CLEAR)$ ，回復到 $Q_0 $ 輸出邏輯 "1"，其餘輸出 $(Q_1...Q_4)$ 皆為邏輯 "...
Read more »

分壓偏壓 BJT 放大電路的直流分析及其近似解的條件

作者： Danny Yang
圖片
DC Analysis of a Voltage Divider BJT Bias Circuit and Its Conditions of Approximate Method  如圖一所示為一 分壓偏壓 BJT 放大電路  (Voltage Divider BJT Bias Circuit)，下面我們將分別介紹如何以精確分析法以及近似解方法來進行該類型放大電路的直流分析，同時也會說明使用近似解的先決條件為何。 圖一     分壓偏壓 BJT 放大電路 精確分析法 (Exact Method) 要作直流分析，如圖二所示得先將圖一的 分壓偏壓 BJT 放大電路中 電晶體基極左側部分，進行 戴維寧等效電路 ( Thévenin Equivalent Network) 的轉換，以方便分析。 圖二   分壓偏壓 BJT 放大電路電晶體基級左側部分，進行戴維寧等效電路轉換 根據 戴維寧定理   (Thévenin Theorem)： $$V_{TH} = V_{CC}\times \frac{R_2}{R_1+R_2}\;\;\;\;\;\;\;\;\;\;\;\;\;\;\;\;\;\;\;\;(1)$$ $$R_{TH} = R_1\; ||\; R_2 = \frac{R_1 R_2}{R_1+R_2}\;\;\;\;\;\;\;\;\;\;\;\;\;\;\;\;\;\;\;\;(2)$$ 應用 $KVL$ 於輸入迴路，可知 $$V_{TH} = I_B R_{TH} + V_{BE} + I_E R_E$$     又假設此放大電路的電晶體在 主動區 (Active Region) 操作，且共射極電流增益為 $\beta$，則 $I_E = (1+\beta)I_B$ 代入上式，可得 $$I_B = \frac{V_{TH} - V_{BE}}{R_{TH} + (1+\beta)R_E}\;\;\;\;\;\;\;\;\;\;\;\;\;\;\;\;\;\;\;\;(3)$$ 接著應用 $KVL$ 於輸出迴路，可知 $$V_{CC} = I_C R_C + V_{CE} + I_E R_E$$ 再將 $I_C = \beta I_B$ 及 $I_E = (1+...
Read more »

陣列 (C++)

作者： Danny Yang
圖片
C++ Arrays  陣列 (array) 是用來儲存相同資料型態元素的集合，陣列中所有元素會使用記憶體中連續的空間來儲存，且陣列必須明確定義其大小，執行期間不能更改。  一維陣列 (One Dimensional Arrays) 一維陣列可視為一組線性系列元素。假設有一組整數資料：10 、20、30 、40 以及 50 存入一名為 A 的陣列，其對應的索引值、位址以及元素名稱如圖一所示。在此，每一整數佔記憶體空間為 4 個位元組 (Bytes)，且 C/C++ 語言中陣列的起始索引值為 0。此ㄧ維陣列元素 A[0] 的位址，被稱為 基底位址 (base address)。 圖一     儲存有 10 、20、30 以及 40 四個整數的 一維陣列 圖二     陣列 A 與其元素的位址，一個整數資料型態的元素佔記憶體空間 4 位組 如圖二所示，元素 A[0] 的位址若是 23565450，因為儲存ㄧ個整數會佔記憶體空間 4 個位元組 (Bytes)，因此元素 A[1] 的位址就會是 23565454，其餘元素的位址依此類推。亦即元素  A[ i ] 的位址 = A[ 0 ] 的位址 + i $\times $ sizeof(int) 其中的 i 是陣列的索引值須為正整數，其值起始於 0 至 sizeof (A) /  sizeof(int) - 1。利用  sizeof ( ) 運算子可找出陣列或各種資料型態，佔記憶體多少個位元組。例如 sizeof (A) 即可用來找出整個陣列 A 佔記憶體多少個位元組， sizeof(int) 則 用來找出一個整數資料型態數值佔記憶體多少個位元組。因此，sizeof (A) /  sizeof(int) 或  sizeof (A) /  sizeof(A[0])  就可找出陣列 A 的元素個數為何。事實上，陣列名稱 A，就是一個 指標 (pointer)，也就是 常數 指標 A 本身儲存著陣列在記憶體中的起始位址 ( 等同於 &A[0] )，而索引值 i  $\times $ sizeof(int)  的值就是元素位置在記憶體中的 偏移量 (offset) 。因此...
Read more »

首數、尾數與位數

作者： Danny Yang
圖片
科學記號 (Scientific Notation) 常被用來簡潔地表示極大或極小的數值以方便分析，其表示法為  $$a \times 10^n \;\;\; (1 \le |\;a\;|<10，n \;為整數 )$$ 例如一個大於 $1$ 的數： $673,000$，若以科學記號來表示，可寫成 $6.73 \times 10^5$，將其取對數，可得 $5+\log\;6.73$，其中 $5$ 為對數值整數的部分，$\log\;6.73$ 為對數值小數的部分。我們可以觀察到 $673,000$ 為 6 位數，剛好是其科學記號表示法中的指數 $5$ 加 $1$ 或是其對數值整數部分 (即 $5$) 加 $1$ 的結果；又一個小於 $1$ 的數：$0.00673$ 的科學記號為 $6.73 \times 10^{-3}$，對數值為 $-3+\log\;6.73$，我們也可以觀察到該數在小數點第 $3$ 位開始數字不為 $0$，剛好是其科學記號表示法中的指數 $-3$ 的絕對值或是其對數值整數部分的絕對值。 因此，若有一正數 $x$ 其科學記號為 $a \times 10^n\;(a\;為正數，\;n\;為整數\;)$，則 $$x=a \times 10^n$$ 上式兩邊取對數，可得 $$log\;x = log\;(a \times 10^n)=log\;a+log\;10^n=n+log\;a$$ 已知 $1\le a <10$，所以 $0 \le \log\;a <1$。上式中的 $n$ 為對數值的整數部分稱為 $\log\;x$ 的 首數  (Characteristic)，而 $\log\;a$ 為對數值小數的部分則稱之為 尾數  (Manttissa)。若 $n$ 為正整數，則 $x$ 的位數為 $n+1$；若 $n$ 為負整數，則 $x$ 在小數點以下第 $|\;n\;|$ 位開始數字不為 $0$。 從另一角度來看，令上式中的 $\log\;a=m$，則  $\log \;x=n+m$，其中的 $m$ 為尾數。 可知 $$x=10^{n+m}$$ 且 $$0 \le m \lt 1$$ 所以 $$n \le n+m \lt n+1$$ $$10^{n} \le 10^{n+m} \lt 10^{n+1...
Read more »

MOSFET 共汲極放大電路 (源極隨耦器) 小訊號分析

作者： Danny Yang
圖片
MOSF ET Common Drain Amplifier  (Source Follower): Small Signal Analysis    如圖一所示，為一 MOSFET 共汲極放大電路  (Common Drain Amplifier) ，此電路又被稱為 源極隨耦器 (Source Follower)。其特點是輸入阻抗大，輸出阻抗小，且電壓增益小於 1 但接近於 1 ，故在多級放大器中，常被作為 電壓緩衝級 用來驅動較小的負載輸出。 圖一     MOSFET 共汲極放大電路 MOSFET 共汲極放大電路的小訊號等效電路如圖二所示，其交流特性說明如下： 圖二      MOSFET 共汲極放大電路的 小訊號等效電路 電壓增益 (Voltage Gain) $A_v$ 由圖二可知： $$v_i=v_{gs}+v_o\;\;\;\;\;\;\;\;\;\;\;\;\;\;\;\;\;\;\;\;(1)$$ 且 $$v_o=g_{m}v_{gs}\left ( R_s // r_o \right)\;\;\;\;\;\;\;\;\;\;\;\;\;\;\;\;\;\;\;\;(2)$$ 由式子 (2) 可知：  $$v_{gs}=\frac{v_o}{g_m(R_s // r_o)}$$ 代入式子 (1)，可得 $$v_i=v_o\left [1+\frac{1}{g_m(R_S//r_o)}\right ]$$ 所以，電壓增益為 $$A_v=\frac{v_o}{v_i}=\frac{1}{1+\frac{1}{g_m(R_s // r_o)}}$$ $$\;\;\;\;\;\;\;\;\;\;\;\;\;=\frac{1}{1+\frac{1}{g_m(\frac{R_s r_o}{R_s+r_o})}}$$ $$\;\;\;\;\;\;\;\;\;=\frac{1}{1+\frac{R_s+r_o}{g_m R_s r_o}}$$ $$\;\;\;\;\;\;\;\;\;\;\;\;\;\;\;\;\;\;\;\;=\frac{g_mR_sr_o}{g_mR_sr_o+R_s+r_o}$$ 若 $r_o \gt\gt R_s$，將上式分子分母同...
Read more »

OP-Amp 方波產生電路 | OP-Amp 方波產生電路的數學分析

作者： Danny Yang
圖片
Mathematical Analysis of  Square Wave Generator Using OP-Amp 如圖一所示，為一 OP-Amp 方波 (square wave) 產生電路。由於正回授的運算放大器，其輸出不是正飽和電壓 $+V_{sat}$，就是負飽和電壓 $-V_{sat}$。因此，在作 OPA 方波產生電路的數學分析前，必須先就一開始其輸出為 $+V_{sat}$ 或 $-V_{sat}$ 這兩種輸出情況來分別討論。 圖一     OPA 方波產生電路 A. 假設一開始電源打開瞬間，OPA 的 $v_o$ 為 $+V_{sat}$ 且 $v_c = 0$   A-I.  電容充電 如圖二所示，電容 C 會被充電。且 OPA 的 $V_+$ 為 $\beta V_{sat}$，其中的 $\beta = \frac{R_2}{R_1+R_2}$。 圖二     OPA 方波產生電路，電容被充電  由歐姆定律： $$i = \frac{V_{sat}-v_c}{R}\;\;\;\;\;\;\;\;\;\;\;\;\;\;\;\;\;\;\;\;(1)$$ 又 $$i =\frac{dv_c}{dt}$$ 代入式子 (1)，可得 $$\frac{dv_c}{dt} = \frac{V_{sat}- v_c}{R}$$ 即 $$\frac{dv_c}{V_{sat}-v_c} = \frac{dt}{RC}$$ $$\int_0^{v_c} \frac{dv_c}{V_{sat}-v_c}= \int_0^{t} \frac{dt}{RC}$$ 令 $u = v_{sat} - v_c$，則上式可改寫成 $$\int_{V_{sat}}^{V_{sat}-v_c} \frac{-du}{u} = \int_0^{t}\frac{dt}{RC}$$ $$\ln \; (V_{sat}) - \ln\; (V_{sat} - v_c ) = \frac{t}{RC}$$ $$\ln \left (\frac{V_{sat}}{V_{sat} - v_c}\right ) = \frac{t}{RC}$$ $$\frac{V_{sat}}{V_{sat} -...
Read more »

為什麼理想的 OPA 電壓放大器有虛短路與虛斷路現象 | OPA 電壓放大器增益推導

作者： Danny Yang
圖片
Reasons Behind Virtual Short and Virtual Open Circuits In Ideal Operational Amplifiers 採負回授的運算放大器 (Operational Amplifier，簡稱 OPA 或 OP-Amp) 可作為電壓訊號放大之用。而欲被放大的電壓輸入信號若輸入於 OPA 的負輸入端 ($v_-$) ，所形成的電壓放大器被稱為 反相 OPA 電壓放大器 (Inverting Operational Amplifier)；反之，若電壓輸入信號輸入於 OPA 的正輸入端  ($v_+$)，則被稱為 非反相 OPA 電壓放大器 (Non-inverting Operational Amplifier)。無論是反相 OPA 電壓放大器或是非反相 OPA 電壓放大器，其 OPA 的正負輸入端，在負回授方式連接的情況下皆存在有 虛短路 (Virtual Short) 與 虛斷路 (Virtual Open) 現象。 所謂虛短路指的是理想的 OPA 放大器在負回授的情況下，OPA 的正輸入端與負輸入端的電位差極小，小至接近於零的現象。因此，在簡化分析時常可將二者的電位視為相等，猶如兩端短路ㄧ般；而所謂虛斷路指的是 OPA 放大器在負回授的情況下，流入 OPA 本身輸入端的電流極小，小至接近於零，以致於可將 OPA 內部連接輸入電阻的兩輸入端視為斷路的現象。 以下將分別針對反相 OPA 電壓放大器以及非反相 OPA 電壓放大器，證明虛短路與虛斷路現象之存在。且上述的二現象若存在，則在推導反相與非反相 OPA 電壓放大器的增益公式時，過程將會容易許多。 反相 OPA 電壓放大器 虛短路與虛斷路現象 證明 如圖ㄧ所示，為一理想的反相 OPA 電壓放大器。運算放大器的等效電路則如圖二所示，其中的 $A_{vo}$ 為開迴路增益，且理想的 OPA 其 $A_{vo} \to \infty$ ( 實際的典型值約在 10 萬至 100 萬之間，相當的大 )。 圖ㄧ      反相 OPA 電壓放大器 圖二      運算放大器的等效電路 圖三     反相 OPA 電壓放大器等效電路 圖三所示為反相 OPA 電壓...
Read more »

從 0 積到 1，sqrt (x^2+1) 的積分 | 除法定則推導

作者： Danny Yang
Integral of Sqrt(x^2+1) from 0 to 1 求 $\int_0^1 \sqrt {x^2+1}\;dx$ 解： $$I=\int_0^1 \sqrt {x^2+1}\;dx$$ 利用 變數變換 (Change of Variable)，令 $$x=\tan \theta$$ 則 $$\theta = \tan^{-1}x$$ 且 $$dx=\sec^2 \theta\;d\theta$$ 代入 $I$，可得 $$I=\int_{\tan^{-1}0}^{\tan^{-1}1}\sqrt{\tan^2 \theta +1}\sec^2 \theta\;d\theta $$ $$\;\;= \int_0^{\frac{\pi}{4}}\sec^3 \theta\;d\theta\;\;\;\;\;\;\;\;\;\;\;\;\;\;\;\;\;\;\;\;(1)$$ 已知 $d(\tan \theta)=\sec^2\theta\;d\theta$ ，所以式子 (1) 可改寫成 $$I =\int_0^{\frac{\pi}{4}}\sec \theta\;d(\tan\theta)$$ 接著將上式應用 分部積分 (Integration by Parts) 公式：  $\int u\;dv=uv-\int v\;du$ ，可得 $$I=\left. \sec \theta \tan \theta \right \rvert_0^{\frac{\pi}{4}}-\int_0^{\frac{\pi}{4}}\tan \theta\;d(\sec\theta)\;\;\; $$ 又已知 $d(\sec \theta)=\sec \theta\tan\theta\; d\theta$ ，所以 $$\;\;\;\;\;\;\;\;\;\;\;\;\;\;\;\;\;\;\;\;\;\;\;\;\;\;\;\;\;\;\;\;\;\;\;\;\;\;\;\;\;\;\;I=\left [ \sec \left (\frac{\pi}{4}\right )\tan \left (\frac{\pi}{4}\right )-\sec (0)\tan (0) \right ]-\int_0^{\frac{\pi}{4}}\tan \theta \c...
Read more »